Zen 5

Впервые название микроархитектуру Zen 5 было официально упомянуто во время презентации AMD Ryzen Processors: One Year Later 9 апреля 2018 года. Дорожная карта, представленная AMD в ходе корпоративного мероприятия 9 июня 2022 года, подтвердила, что Zen 5 и Zen 5c будут выпущены в 2024 году с использованием 3-нм и 4-нм техпроцессов^[6]. Ранние анонсы обещали «переработанный фронтенд и широкое исполнение» с «интегрированными оптимизациями для ИИ и машинного обучения». В январе 2024 года генеральный директор AMD Лиза Су подтвердила, что продукты на базе Zen 5 появятся во второй половине года^[7].

Zen 5 представляет собой полностью переработанную версию Zen 4 с более широким фронтендом, увеличенной пропускной способностью для операций с плавающей запятой и более точным предсказанием ветвлений^[8][9].

Zen 5 разрабатывалась с учётом возможности производства как по 4-нм, так и по 3-нм техпроцессу. Это решение служило страховкой для AMD на случай задержек, проблем с выходом годных пластин или ограничений производственных мощностей TSMC для узлов N3. Вычислительные чиплеты (CCD) Zen 5 производятся на мощностях TSMC по техпроцессу N4X, который предназначен для высокопроизводительных вычислений (HPC) и обеспечивает более высокие частоты^[10]. Чип ввода-вывода (IOD) для настольных и серверных процессоров продолжает использовать узел N6^[11].

Фотография процессора AMD Ryzen 5 9600X на архитектуре Zen5.

Вычислительный чиплет Zen 5 (кодовое имя Eldora)^[12] имеет площадь 70,6 мм², что на 0,5 % меньше по сравнению с 71 мм² у чиплета Zen 4, при этом плотность транзисторов увеличилась на 28 % благодаря техпроцессу N4X^[13]. Чиплет Zen 5 содержит 8,315 миллиарда транзисторов по сравнению с 6,5 миллиардами у Zen 4^[14].

Наиболее значительным отличием Zen 5 от предыдущих микроархитектур Zen является изменение в системе предсказания ветвлений. Предсказатель ветвлений в Zen 5 способен работать в режиме «two-ahead», предсказывая до двух ветвлений за такт, в то время как предыдущие архитектуры были ограничены одной инструкцией ветвления за такт^[15]. Это первая коммерческая реализация концепции «two-ahead branch prediction», которая обсуждалась в академических исследованиях с 1996 года^[16].

Два процессора AMD Ryzen, построенных на архитектуре Zen5.

Zen 5 содержит 6 арифметико-логических блоков (ALU) вместо 4 в предыдущих архитектурах Zen, что увеличивает пропускную способность скалярных целочисленных операций на 50 %^[17].

Векторный блок в Zen 5 имеет 4 конвейера для операций с плавающей запятой по сравнению с 3 в Zen 4. Zen 4 представил инструкции AVX-512, а Zen 5 расширил их возможности, удвоив ширину конвейера для операций с плавающей запятой до 512 бит. Тракт данных AVX-512 настраивается в зависимости от продукта: настольные процессоры Ryzen 9000 и серверные EPYC 9005 имеют полный 512-битный тракт, а мобильные Ryzen AI 300 используют 256-битный тракт для снижения энергопотребления. Набор инструкций AVX-512 расширен до VNNI/VEX, а также увеличена пропускная способность для операций с `bfloat16`, что важно для рабочих нагрузок ИИ^[18].

Более широкий фронтенд^[19] в архитектуре Zen 5 требует увеличенных кэшей и более высокой пропускной способности памяти. Кэш L1 на ядро увеличен с 64 КБ до 80 КБ: кэш инструкций L1 остался на уровне 32 КБ, а кэш данных L1 увеличен с 32 КБ до 48 КБ. Пропускная способность кэша данных L1 для 512-битных конвейеров с плавающей запятой также удвоена. Ассоциативность кэша данных L1 увеличена с 8-канальной до 12-канальной для размещения большего объёма^[20].

Кэш L2 сохранил объём 1 МБ, но его ассоциативность увеличена с 8-канальной до 16-канальной. Zen 5 также имеет удвоенную пропускную способность кэша L2 — 64 байта за такт.

Кэш L3 заполняется из вытесненных данных кэша L2 и промахов в полёте. Задержка доступа к кэшу L3 снижена на 3,5 такта^[21]. Вычислительный чиплет (CCD) Zen 5 содержит 32 МБ кэша L3, разделяемого между 8 ядрами. В чиплетах Zen 5 с технологией 3D V-Cache дополнительные 64 МБ кэша L3 размещаются под ядрами, а не сверху, как в предыдущих поколениях, что позволяет увеличить частоту ядер по сравнению с предыдущими реализациями 3D V-Cache^[22].

Настольные процессоры AMD Ryzen 9000 (кодовое имя Granite Ridge) были анонсированы 2 июня 2024 года на выставке Computex 2024 и выпущены 31 июля 2024 года^[23]. Они используют сокет AM5 (LGA 1718) и совместимы с существующими материнскими платами на чипсетах серии 600 после обновления BIOS. Также были представлены новые чипсеты серии 800 (X870E, X870 и B850)^[24].

Линейка Ryzen 9000 включает четыре модели: 16-ядерный Ryzen 9 9950X, 12-ядерный Ryzen 9 9900X, 8-ядерный Ryzen 7 9700X и 6-ядерный Ryzen 5 9600X. Все процессоры имеют разблокированный множитель для разгона. Флагманский Ryzen 9 9950X имеет базовую частоту 4,3 ГГц и максимальную частоту 5,7 ГГц, 16 МБ кэша L2 и 64 МБ кэша L3, а его TDP составляет 170 Вт^[25].

Мобильные процессоры AMD Ryzen AI 300 (кодовое имя Strix Point) были анонсированы 2 июня 2024 года и выпущены в июле 2024 года^[26]. Они представляют собой монолитные чипы, объединяющие ядра Zen 5 и Zen 5c, графический процессор на архитектуре RDNA 3.5 и нейронный процессор (NPU) на архитектуре XDNA 2 с производительностью до 50 TOPS^[27].

Флагманский Ryzen AI 9 HX 370 имеет 4 ядра Zen 5 и 8 ядер Zen 5c, графический процессор с 16 вычислительными блоками и NPU с производительностью 50 TOPS. Процессоры Ryzen AI 300 соответствуют требованиям стандарта Microsoft Copilot+ PC, который требует наличия NPU с производительностью не менее 40 TOPS^[28].

Серверные процессоры AMD EPYC 9005 (кодовое имя Turin) были анонсированы 2 июня 2024 года и выпущены в ноябре 2024 года^[29]. Они используют сокет SP5 (LGA 6096) и доступны в конфигурациях с 12-192 ядрами. Процессоры EPYC 9005 используют как ядра Zen 5, так и Zen 5c, в зависимости от модели.

Флагманский EPYC 9995X имеет 192 ядра и 384 потока, 192 МБ кэша L2 и 768 МБ кэша L3, а его TDP составляет 400 Вт. Процессоры EPYC 9005 поддерживают до 12 ТБ оперативной памяти DDR5-5600 и до 192 линий PCIe 5.0^[30].

Zen 5c — это компактная версия архитектуры Zen 5, оптимизированная для энергоэффективности и плотности размещения ядер^[31]. Ядра Zen 5c имеют меньшую площадь и потребляют меньше энергии по сравнению с полноценными ядрами Zen 5, но при этом сохраняют большую часть их производительности. Zen 5c используется в мобильных процессорах Ryzen AI 300 (Strix Point) и серверных процессорах EPYC 9005 (Turin).

Ядра Zen 5c имеют меньшее количество исполнительных блоков и кэш-памяти по сравнению с Zen 5. В частности, Zen 5c имеет 4 арифметико-логических устройства (ALU) вместо 6 в Zen 5, а также меньший объём кэша L2 — 512 КБ вместо 1 МБ^[32]. Тем не менее, Zen 5c сохраняет поддержку всех инструкций, доступных в Zen 5, включая AVX-512, хотя и с меньшей пропускной способностью.

Использование гетерогенной конфигурации с ядрами Zen 5 и Zen 5c позволяет AMD оптимизировать производительность и энергоэффективность процессоров для различных сценариев использования. Ядра Zen 5 обеспечивают высокую производительность для требовательных задач, а ядра Zen 5c — энергоэффективность для фоновых задач и многопоточных рабочих нагрузок^[18].