Sunny Cove (микроархитектура)

Sunny Cove была спроектирована командой Intel Israel по разработке процессоров в Хайфе, Израиль^[5][6].

Intel представила подробности о Ice Lake и его микроархитектуре Sunny Cove на мероприятии Intel Architecture Day в декабре 2018 года, заявив, что ядра Sunny Cove будут ориентированы на повышение производительности в однопоточном режиме, новые инструкции и улучшение масштабируемости. Компания отметила, что рост производительности будет достигнут за счёт того, что ядро станет «глубже, шире и умнее»^[7].

Sunny Cove характеризуется увеличением объёма кэша данных L1 на 50 %, увеличенным кэшем L2 (в зависимости от продукта), увеличенным кэшем микроопераций и расширенным вторым уровнем TLB. Ядро стало шире: количество портов исполнения увеличено с восьми до десяти, а пропускная способность записи в L1 удвоена. Ширина аллокации увеличена с четырёх до пяти. Схема пятиуровневой страничной адресации поддерживает линейное адресное пространство до 57 бит и физическое адресное пространство до 52 бит, что увеличивает виртуальную память до 128 петабайт (ранее 256 терабайт), а адресуемую физическую память — до 4 петабайт (ранее 64 терабайта)^[8][7].

• В среднем увеличение IPC на 18 % по сравнению с Skylake 2015 года при одинаковой частоте и конфигурации памяти^[9][10]
• Увеличение кэша данных L1: 48 КиБ (ранее 32 КиБ)
• Кэш L2: 512 КиБ^[11]
• Увеличенный кэш микроинструкций (2304 записи, ранее 1536)
• Увеличенный буфер переупорядочивания (352 записи, ранее 224)
• Dynamic Tuning 2.0, позволяющий процессору дольше работать на турбочастотах^[12][13]
• Аппаратное ускорение операций SHA (Secure Hash Algorithms)
• Новые подмножества инструкций AVX-512:
  • VPOPCNTDQ
  • VBMI2
  • BITALG
  • VPCLMULQDQ
  • GFNI
  • VAES
  • VNNI
• Более широкий декодер (с 3 простых + 1 сложный 4-канальный декодер Skylake до 4 простых + 1 сложный 5-канальный декодер Sunny Cove)
• ROB увеличен в 1,6 раза (352 записи, ранее 224)
  • Планировщик
    • Планировщик увеличен в 1,65 раза (160 записей, ранее 97)
    • Увеличена ширина диспетчеризации (10-канальная, ранее 8-канальная)
  • Целочисленный регистровый файл увеличен в 1,55 раза (280 записей, ранее 180)
  • Векторный регистровый файл увеличен в 1,33 раза (224 записи, ранее 168)
  • Распределённые очереди планирования (4 очереди, ранее 2)
• Intel Deep Learning Boost, используемый для ускорения машинного обучения и искусственного интеллекта^[14][13]

Cypress Cove (англ. Cypress Cove) — микроархитектура процессора, основанная на Sunny Cove и изначально предназначенная для 10-нм техпроцесса, но перенесённая на 14-нм техпроцесс. Она пришла на смену микроархитектуре Skylake и производится по 14-нм техпроцессу Intel. Cypress Cove идентична Sunny Cove, за исключением ряда улучшений и изменений^[15]. В частности, задержка кэша данных L1 уменьшена с пяти тактов (у Sunny Cove) до трёх тактов (у Cypress Cove) за счёт увеличения ассоциативности с 8 до 12. Intel заявляет об увеличении IPC на 19 % в процессорах Rocket Lake на базе Cypress Cove по сравнению с Comet Lake^[15][16].

Cypress Cove реализована в настольных процессорах Intel Core одиннадцатого поколения (кодовое название Rocket Lake). Rocket Lake и его микроархитектура были впервые описаны в ноябре 2020 года^[3], а официальный релиз состоялся 30 марта 2021 года^[17][18].

SGX была удалена из Rocket Lake.

Sunny Cove используется в мобильных процессорах десятого поколения Intel Core (кодовое название Ice Lake) и серверных процессорах третьего поколения Xeon Scalable (кодовое название Ice Lake-SP). Cypress Cove реализована в настольных процессорах Intel Core одиннадцатого поколения (кодовое название Rocket Lake).