Инструкции по циклу

Инструкции процессора обычно выполняются, проходя через несколько стадий или фаз. Когда одновременно выполняется несколько инструкций, по одной на каждом этапе, при идеальных условиях достигается результат, соответствующий одной инструкции на тактовый цикл (IPC = 1), так как по завершении последней фазы одной инструкции следующая инструкция также завершает свою последнюю фазу в следующий такт, подобно конвейеру в автомобильной промышленности.

IPC обычно рассматривается как среднее значение, поскольку число инструкций, выполняемых за цикл, зависит от архитектуры процессора и запускаемой программы. Например, целочисленное сложение может выполняться быстрее, чем операции с числами с плавающей точкой.

Для современных процессоров с гибридной архитектурой, включающей производительные (P-ядра) и энергоэффективные (E-ядра), прямое усреднение показателя IPC считается некорректным. Поскольку такие ядра имеют разную архитектуру и тактовые частоты, для получения точных данных требуется раздельное измерение IPC для каждого типа ядер^[1].

Существуют программы для тестирования производительности (бенчмарки), и из‑за особенностей IPC и его зависимости от конкретной программы важно выбирать такие тесты, которые наиболее репрезентативны для характеристик процессора. Средний IPC в этом случае будет более показательным и лучше отразит производительность в предполагаемых условиях эксплуатации. Поэтому тесты должны быть отражением реальных программ, которые обычно будут запускаться на измеряемой микроархитектуре процессора. Например, при проектировании многоядерного процессора нельзя оценивать производительность только однопоточными программами.

Обычно при измерении производительности процессора рассчитывают время выполнения программы. Это время вычисляется по формуле:

${\displaystyle T=N\cdot {\frac {1}{\mathrm {IPC} }}\cdot {\frac {1}{f}}}$

Если выразить IPC:

${\displaystyle \mathrm {IPC} =N\cdot {\frac {1}{T}}\cdot {\frac {1}{f}}}$

Где N — количество инструкций (в машинном коде) программы (и её алгоритмов), а f — тактовая частота процессора. IPC является обратной величиной к CPI — циклы на инструкцию (CPI = ${\displaystyle {\frac {1}{\mathrm {IPC} }}}$), также широко используемой в литературе по архитектуре процессоров.

Показатель IPC математически связан с другими метриками производительности. В частности, производительность в миллионах инструкций в секунду (MIPS) вычисляется как произведение IPC на тактовую частоту процессора. Метрика FLOPS (количество операций с плавающей запятой в секунду) также зависит от IPC, но учитывает эффективность выполнения процессором исключительно инструкций с плавающей запятой^[2].

Суперскалярность и внеочередное исполнение (Out-of-Order Execution) позволяют процессору выполнять несколько инструкций за один такт, повышая теоретический предел IPC^[3]. Суперскалярная архитектура использует несколько исполнительных устройств для параллельной обработки независимых команд. Внеочередное выполнение даёт возможность изменять порядок следования инструкций, выполняя готовые команды без ожидания завершения предыдущих операций, зависящих от данных, что позволяет избежать простоев конвейера.

Реальный показатель IPC критически зависит от эффективности предсказания переходов и иерархии кэш-памяти. Ошибки предсказания переходов приводят к сбросу конвейера и отмене спекулятивно выполненных операций, создавая простои. Промахи кэш-памяти вынуждают процессор обращаться к более медленным уровням памяти, вызывая задержки в ожидании данных. Эти факторы приводят к простоям конвейера, снижая реальное количество выполняемых инструкций за такт^[4].^[5]

Рост IPC в современных процессорах сдерживается рядом архитектурных ограничений. Одной из главных проблем является «стена памяти» (Memory Wall) — ситуация, при которой производительность ядер растёт быстрее пропускной способности памяти, из-за чего процессор простаивает в ожидании данных. Также существуют пределы параллелизма на уровне инструкций (ILP): наличие в программах последовательных участков кода не позволяет бесконечно распараллеливать выполнение, а дальнейшее усложнение механизмов процессора приносит всё меньший прирост производительности^[6].^[7]

Величина N (число инструкций) зависит от используемого компилятора, поскольку код на языках высокого уровня транслируется в машинный код компилятором. Если компилятор не используется, значение N определяется умением программиста использовать инструкции, предоставляемые микроархитектурой процессора. Это затрудняет прямое сравнение двух разных моделей процессоров при отсутствии исходного кода, так как невозможно получить объективную машинную программу. Исходный код может быть написан человеком на ассемблере или высокоуровневом языке, либо исходить из промежуточного представления (например, байткод), как в LLVM или Vulkan (формат SPIR-V^[8]).

Даже при наличии исходного кода компилятор также может быть необъективен, как это происходило, например, с компилятором Intel. Он создавал бинарные файлы с такой последовательностью инструкций и их планированием, что производительность одного и того же алгоритма на процессорах AMD и VIA Technologies была ниже по сравнению с процессорами Intel. Хотя современные исследования больше не фиксируют подобных громких инцидентов преднамеренного замедления, они подтверждают сильную зависимость производительности от выбора компилятора (например, GCC, Clang, MSVC) и флагов оптимизации под конкретную микроархитектуру^[9]. Поэтому желательно иметь доступ к исходному коду компилятора, чтобы проверить, что он генерирует максимально эффективный код для каждой микроархитектуры, по которой оценивается производительность. Под таковым понимается генерация машинного кода с инструкциями в такой последовательности, чтобы не тратить лишние такты впустую, когда, возможно, другая комбинация порядка исполнения или использование альтернативных инструкций снизили бы потери циклов и увеличили IPC.

Разработка микроархитектуры, обеспечивающей высокий IPC, весьма сложна. Если тестовые и рабочие программы не имеют открытого исходного кода и/или ориентированы на определённый набор аппаратных особенностей, возможности архитекторов процессоров по оптимизации могут оказаться сильно ограниченными. Им приходится создавать микроархитектуру для машинного кода, изначально ориентированного на процессоры других производителей. Это, в свою очередь, снижает уровень инноваций, поскольку проекты процессоров начинают сближаться по устройству и отличаются минимально. Появляется преимущество у компании-лидера рынка, поскольку её архитектура становится фактическим стандартом, под который разрабатываются приложения и тесты производительности.

Таким образом, разработчики программного обеспечения также оказывают влияние на IPC конкретной микропроцессорной архитектуры: используемый ими компилятор и написанный код могут дать преимущество одним процессорам перед другими. Для нивелирования такого влияния применяются функциональные и библиотеки времени выполнения, которые маскируют детали аппаратной реализации и берут на себя оптимизацию под конкретную архитектуру. Компиляторы включают такие библиотеки, например, встроенные функции, OpenMP, OpenACC, OpenCL, CUDA. На их основе разрабатываются высокоуровневые оптимизированные абстракции под разные поколения GPU и CPU. Примеры специализированных библиотек для математических вычислений и линейной алгебры включают современные экосистемы Intel oneAPI (oneMKL), AMD ROCm (rocBLAS, rocFFT) и NVIDIA CUDA (cuBLAS^[10], cuFFT), которые пришли на смену устаревшим clBLAS и clFFT^[11]. Также используются традиционные решения вроде GSL^[12], ATLAS^[13], LAPACK, MAGMA. В области видеоигр абстракцией выступает графический движок, который использует библиотеки вроде OpenGL, Vulkan или Direct3D, поставляемые с драйверами графических устройств, включающими компилятор для генерации бинарного кода под конкретный GPU на основе кода шейдера разработчика. Время выполнения Java, встроенное в Android (интерпретатор Dalvik либо ART — зависит от версии устройства), также абстрагирует не только детали аппаратной платформы, но и операционной системы, что позволяет запускать программу на разных устройствах и ОС без модификаций.

Исторически рост показателя IPC был одним из главных направлений повышения производительности процессоров. В начале 2000-х годов из-за физических ограничений и чрезмерного тепловыделения индустрия совершила переход от одноядерных к многоядерным архитектурам. В этих условиях IPC стал ключевым мерилом эффективности каждого отдельного вычислительного ядра^[14].

Острая конкуренция на рынке процессоров в последние десять лет привела к значительным скачкам IPC. Успех компании AMD с архитектурой Zen обеспечил существенный прирост исполняемых инструкций за такт в каждом новом поколении. В ответ на это компания Intel перешла к разработке принципиально новых решений, включая внедрение гибридной архитектуры с производительными и энергоэффективными ядрами.

К 2026 году открытая архитектура RISC-V достигла паритета по показателю IPC с высокопроизводительными решениями x86 и ARM в серверном сегменте^[15].

Высокий показатель IPC в серверных процессорах имеет критическую важность для систем «агентного ИИ» (agentic AI). В таких задачах центральный процессор выполняет роль координатора: он обрабатывает последовательную управляющую логику, требующую минимальных задержек. Высокий IPC позволяет быстрее выполнять эти задачи по управлению, что напрямую влияет на общую производительность кластера и сокращает время простоя графических процессоров^[16].