Число тактов на инструкцию

Среднее число тактов на инструкцию (CPI) для выполняемого процесса определяется как взвешенное среднее:

${\displaystyle \mathrm {CPI} :={\frac {\Sigma _{i}(\mathrm {IC} _{i})(\mathrm {CC} _{i})}{\mathrm {IC} }}={\frac {\Sigma _{i}(\mathrm {IC} _{i}\cdot \mathrm {CC} _{i})}{\Sigma _{i}(\mathrm {IC} _{i})}}}$

где ${\displaystyle \mathrm {IC} _{i}}$ — число инструкций i-го типа, ${\displaystyle \mathrm {CC} _{i}}$ — число тактов для инструкции данного типа, а ${\displaystyle \mathrm {IC} =\Sigma _{i}(\mathrm {IC} _{i})}$ — общее число инструкций. Суммирование ведётся по всем типам инструкций, встречающимся в программе или при бенчмаркинге.

Рассмотрим классический конвейер RISC с пятью стадиями:

1. Получение инструкции (IF)
2. Декодирование инструкции/Получение регистра (ID)
3. Исполнение/Вычисление эффективного адреса (EX)
4. Доступ к памяти (MEM)
5. Запись результата (WB)

Каждая стадия требует один такт, инструкции проходят стадии последовательно. Без конвейеризации, в многоцикловом процессоре новая инструкция загружается на первой стадии только после завершения предыдущей инструкции на пятой стадии, поэтому затраты тактов на выполнение инструкции составляют пять (CPI = 5 > 1). Такой процессор называется субскалярным.

При использовании конвейера (pipeline), на каждом такте за счёт параллелизм на уровне инструкций поступает новая инструкция, и теоретически в каждом из пяти этапов одновременно может находиться по одной инструкции, то есть за каждый такт завершается одна инструкция (CPI = 1). Такой процессор называется скалярным.

У одноядерного процессора с одной исполнительной единицей наилучшее достижимое значение CPI — 1. Для процессора с несколькими исполнительными единицами можно получить даже более низкое значение CPI (CPI < 1): такой процессор называется суперскалярным. Чтобы достичь меньшего CPI без конвейеризации, число исполнительных устройств должно быть больше числа стадий конвейера. Например, при шести исполнительных единицах шесть новых инструкций загружаются, когда предыдущие шесть заканчивают пятую стадию, и в среднем на выполнение одной инструкции требуется 5/6 тактов (CPI = 5/6 < 1). Для достижения меньших значений CPI с конвейеризацией должно быть минимум две исполнительные единицы; например, при двух исполнительных единицах за каждый такт обрабатываются две инструкции, и средний CPI = 1/2 < 1.

В многоцикловой реализации архитектуры MIPS существуют пять типов инструкций:

• Загрузка (5 тактов)
• Сохранение (4 такта)
• Инструкции типа R (4 такта)
• Переход (branch) (3 такта)
• Прыжок (jump) (3 такта)

Если в программе встречается:

• 50% инструкций загрузки
• 25% инструкций сохранения
• 15% инструкций типа R
• 8% команд перехода
• 2% команд прыжка

то среднее CPI:

${\displaystyle {\text{CPI}}={\frac {5\times 50+4\times 25+4\times 15+3\times 8+3\times 2}{100}}=4.4}$

^[2] 400МГц процессор выполняет бенчмарк с таким распределением инструкций и затраченными тактами:

Определим эффективное значение CPI, скорость исполнения в MIPS, и время выполнения программы.

${\displaystyle {\text{CPI}}={\frac {45000\times 1+32000\times 2+15000\times 2+8000\times 2}{100000}}={\frac {155000}{100000}}=1.55}$

${\displaystyle 400\,{\text{МГц}}=400\,000\,000\,{\text{Гц}}}$

Поскольку: ${\displaystyle {\text{MIPS}}\propto 1/{\text{CPI}}}$ и ${\displaystyle {\text{MIPS}}\propto {\text{частота}}}$

${\displaystyle {\text{Эффективная производительность}}={\text{MIPS}}={\frac {\text{частота}}{\text{CPI}}}\times {\frac {1}{1\,000\,000}}={\frac {400\,000\,000}{1.55\times 1\,000\,000}}={\frac {400}{1.55}}=258\,{\text{MIPS}}}$

Следовательно,

${\displaystyle {\text{Время работы}}(T)={\text{CPI}}\times {\text{число инструкций}}\times {\text{длительность такта}}={\frac {{\text{CPI}}\times {\text{число инструкций}}}{\text{частота}}}={\frac {1.55\times 100000}{400\times 1000000}}={\frac {1.55}{4000}}=0.0003875\,{\text{сек}}=0.3875\,{\text{мс}}}$