High Bandwidth Memory

Pause

НВМ (англ. high bandwidth memory — память с высокой пропускной способностью) — высокопроизводительный интерфейс ОЗУ для DRAM с многослойной компоновкой кристаллов в микросборке от компаний AMD и Hynix, применяемая в высокопроизводительных видеокартах и сетевых устройствах[1]; основной конкурент технологии Hybrid Memory Cube от Micron[2]. AMD Fiji и AMD Arctic Islands являются первыми видеопроцессорами, использующими НВМ[3].

HBM была стандартизирована JEDEC в октябре 2013 года как JESD235[4], HBM2 стандартизована в январе 2016 года под кодом JESD235a[5]. На середину 2016 года сообщалось о работах над HBM3 и более дешёвым вариантом HBM, иногда называемом HBM2e[6][7][7].

Технология

HBM обеспечивает более высокую пропускную способность при меньшем расходе энергии и существенно меньших размерах по сравнению с DDR4 или GDDR5[8]. Это достигается путём объединения в стек до восьми интегральных схем DRAM (включая опциональную базовую схему с контроллером памяти), которые соединены между собой с помощью сквозных кремниевых межсоединений и микроконтактных выводов (англ. microbumps).

Шина НВМ-памяти обладает существенно большей шириной по сравнению с памятью DRAM, в частности, НВМ-стек из четырёх кристаллов DRAM (4-Hi) имеет два 128-битных канала на кристалл — в общей сложности 8 каналов и ширину в 1024 бита, а чип с четырьмя 4-Hi-НВМ-стеками будет иметь ширину канала памяти в 4096 бита (притом ширина шины GDDR-памяти — 64 бита на один канал)[9]

HBM 2

12 января 2016 HBM2-память была стандартизирована как JESD235a.[5]

HBM2 позволяет разместить до 8 схем на штабеле, что удваивает пропускную способность.

История

undefined

AMD начала разработку HBM в 2008 году чтобы решить проблему постоянно растущего энергопотребления и уменьшения форм-фактора памяти. Среди прочего, группой сотрудников AMD во главе с Брайаном Блэком разработана технологии упаковки интегральных схем в стек. Партнеры: SK Hynix, UMC, Amkor Technology и ASE были также вовлечены в разработку. Массовое производство началось на заводах Hynix в Ичхоне в 2015 году.

См. также

Примечания

  1. ↑ ISSCC 2014 Trends Архивировано 6 февраля 2015 года. page 118 «High-Bandwidth DRAM»
  2. ↑ Where Are DRAM Interfaces Headed? Дата обращения: 6 апреля 2016. Архивировано из оригинала 15 июня 2018 года.
  3. ↑ Morgan, Timothy Prickett. Future Nvidia ‘Pascal’ GPUs Pack 3D Memory, Homegrown Interconnect, EnterpriseTech (March 25, 2014). Архивировано 26 августа 2014 года. Дата обращения: 26 августа 2014. «Nvidia will be adopting the High Bandwidth Memory (HBM) variant of stacked DRAM that was developed by AMD and Hynix».
  4. ↑ High Bandwidth Memory (HBM) DRAM (JESD235) Архивная копия от 18 марта 2017 на Wayback Machine, JEDEC, October 2013
  5. ↑ 1 2 JESD235a: High Bandwidth Memory 2 (12 января 2016). Дата обращения: 6 апреля 2016. Архивировано 7 июня 2019 года.
  6. ↑ SK Hynix, Samsung and Micron Talk HBM, HMC, DDR5 at Hot Chips 28. Дата обращения: 20 ноября 2016. Архивировано 21 ноября 2016 года.
  7. ↑ 1 2 Smith, Ryan JEDEC Updates HBM2 Memory Standard To 3.2 Gbps; Samsung's Flashbolt Memory Nears Production (англ.). anandtech.com. Дата обращения: 15 августа 2020. Архивировано 1 октября 2020 года.
  8. ↑ HBM: Memory Solution for Bandwidth-Hungry Processors Архивировано 24 апреля 2015 года., Joonyoung Kim and Younsu Kim, SK hynix // Hot Chips 26, August 2014
  9. ↑ Highlights of the HighBandwidth Memory (HBM) Standard Архивная копия от 13 декабря 2014 на Wayback Machine.

Ссылки

Категории

Pause