ARM Cortex-A12
ARM Cortex-A12 — лицензируемое ядро 32-битного процессора, может использоваться в многоядерных конфигурациях до 4 ядер с поддержкой кэш-когерентности. Ядро реализует набор инструкций ARM v7[1]. Впервые было представлено летом 2013 года,[2] позиционировалось для среднего сегмента. Преемником A12 в начале 2014 года стало ядро ARM Cortex-A17.[3] Начиная со второй ревизии разница между A12 и A17 сократилась до такой степени, что ARM отказалась от названия A12 и начала использовать обозначение A17 для обоих ядер[4].
Общие сведения
| ARM Cortex-A12 | |
|---|---|
| Центральный процессор | |
| Разработчик | ARM Holdings |
| Производитель | |
| Наборы инструкций | ARMv7 |
| Число ядер | 1–4 |
| L1-кэш | 32-64 KiB I, 32 KiB D |
| L2-кэш | 256 KiB–8 MiB (настраивается при проектировании СнК) |
| Разъём | |
| Ядра | |
Обзор
ARM заверяла, что ядро Cortex-A12 имеет типичную производительность на 40% выше чем у ядра Cortex-A9.[5]
По сравнению с Cortex-A9, в этом ядре появляется поддержка аппаратной виртуализации и 40-битной адресации Large Physical Address Extensions (LPAE). Ядро может использоваться по схеме big.LITTLE совместно с энергоэффективными ядрами Cortex-A7.[6]
Основные возможности ядра Cortex-A12:[7]
- внеочередное спекулятивное суперскалярное исполнение инструкций, эффективность по синтетическому тесту Dhrystone достигает 3.00 DMIPS/МГц/ядро.
- Векторные инструкции NEON.
- VFPv4 для обработки чисел с плавающей запятой.
- Кодировка команд Thumb-2 для уменьшения объема машинных кодов.
- Расширения безопасного исполнения TrustZone
- Встроенный контроллер кеша L2 (размер задается производителем СнК, 0-8 МБ).
- Возможны многоядерные конфигурации.
- Адресация до 40-бит (1 ТБ ОЗУ) - Large Physical Address Extensions (LPAE).
- Аппаратная виртуализация.
См. также
Примечания
Ссылки
- ARM Holdings
- arm.com/products/processors/cortex-a/cortex-a12-processor.php — официальный сайт ARM Cortex-A12 (недоступная ссылка) (архивная копия)